IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not Assigned

Akiyoshi AOYAGI

Examiner: Not Assigned

Serial No: Not Assigned

Filed: November 21, 2003

For: Semiconductor Device, Its

Manufacturing Method and

Electronic Device

TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-340879, which was filed November 25, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Bv:

Respectfully submitted,

HOGAN & HARMSON L.L.P

Date: November 21, 2003

Anthony J. Orler

Registration No. 41,232 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071

Telephone: 213-337-6700 Facsimile: 213-337-6701

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月25日

出 願 Application Number:

特願2002-340879

[ST. 10/C]:

[J P 2 0 0 2 - 3 4 0 8 7 9]

出 願 人 Applicant(s):

セイコーエプソン株式会社

2003年

7月28日



特許庁長官 Commissioner, Japan Patent Office 【書類名】

特許願

【整理番号】

J0090167

【あて先】

特許庁長官殿

【国際特許分類】

H01L 25/07

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号

セイコーエプソン株式会社内

【氏名】

青柳 哲理

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】

上柳 雅營

【連絡先】

 $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 1\ 3\ 9$

【選任した代理人】

【識別番号】

100107076

【弁理士】

【氏名又は名称】

藤綱 英吉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】

013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

2/E

【物件名】

図面 1 . .

【物件名】

要約書 1

【包括委任状番号】 0109826

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法並びに電子機器

【特許請求の範囲】

【請求項1】 ベース配線パターンを含むベース基板と、

前記ベース基板の上方に配置され、第1の配線パターンを含む第1の回路基板 と、

前記第1の回路基板に搭載され、前記第1の配線パターンに電気的に接続する 第2の電極を含む第1の半導体素子と、

前記第1の回路基板の上方に配置され、第2の配線パターンを含む第2の回路 基板と、

前記第2の回路基板に搭載され、前記第2の配線パターンに電気的に接続する 第2の電極を含む第2の半導体素子と、

前記第1の配線パターンに電気的に接続し、前記第1の回路基板から突出して 設けられ、前記ベース配線パターンと接合した第1の突起電極と、

前記第2の配線パターンに電気的に接続し、前記第2の回路基板から突出して 設けられ、前記ベース配線パターンと接合した第2の突起電極と、

を備えることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、さらに、前記ベース基板に搭載され、前記ベース配線パターンに電気的に接続する第3の電極を含む第3の半導体素子を備えることを特徴とする半導体装置。

【請求項3】 請求項1又は2に記載の半導体装置において、前記第2の突 起電極は、前記第1の突起電極よりも厚いことを特徴とする半導体装置。

【請求項4】 請求項1から3のいずれかに記載の半導体装置において、さらに、前記第1の半導体素子に他の半導体素子が積層されていることを特徴とする半導体装置。

【請求項5】 請求項1から4のいずれかに記載の半導体装置において、さらに、前記第2の半導体素子に他の半導体素子が積層されていることを特徴とする半導体装置。

《請求項6》 第1の配線パターンを含む回路基板であって、前記第1の配

線パターンに電気的に接続する第1の電極を含む第1の半導体素子が搭載された 第1の回路基板を、ベース配線パターンを含むベース配線基板の上方に配置し、

前記第1の回路基板と前記ベース基板との間に設けられた第1の突起電極を、 前記ベース配線パターンに接合して、前記第1の配線パターンと前記ベース配線 パターンとを電気的に接続し、

第2の配線パターンを含む回路基板であって、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子が搭載された第2の回路基板を、前記第1の回路基板の上方に配置し、

前記第2の回路基板と前記ベース基板との間に設けられた第2の突起電極を、 前記ベース配線パターンに接合して、前記第2の配線パターンと前記ベース配線 パターンとを電気的に接続することを特徴とする半導体装置の製造方法。

【請求項7】 請求項6記載の半導体装置の製造方法において、

前記第2の突起電極は、前記第2の回路基板の表面から突出しており、

前記第1の配線パターンと前記ベース配線パターンとを電気的に接続する工程の後であって、第2の回路基板を前記第1の回路基板の上方に配置する工程の前に、前記第1の回路基板が、前記第2の回路基板の前記第2の突起電極形成領域を避けた領域の下方に位置するように、前記第2の回路基板と前記ベース基板とを位置合わせすることを特徴とする半導体装置の製造方法。

【請求項8】 請求項1~5のいずれかに記載の半導体装置を備えることを 特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法並びに電子機器に関する。

[00002]

【従来の技術】

[0003]

【特許文献1】

特開平6-13541号公報



【発明の背景】

半導体素子を高密度に実装するために、複数の半導体素子を厚さ方向に積層する技術が提案されている。これは、半導体素子が実装された複数の回路基板の相互間の導通をとり、最下層の回路基板とベース基板とを電気的に接続することにより、積層して実装するものである。

回路基板相互間は、例えば、半田ボールを用いて電気的に接続され、最下層の 回路基板の端子のみがベース基板と接続するものがある。

[0005]

【発明が解決しようとする課題】

ところが、上述した各先行技術では、異種の半導体素子を用いようとすると、 回路基板に、回路基板の上方に位置する各半導体素子に対応させた配線がそれぞれ必要となり、各回路基板面積が大きくなるか、配線の引き回しの自由度が小さくなる。このように、配線の数が多くなると、回路基板及びベース基板の面積が大きくなるか、回路基板及びベース基板の面積制約から、回路基板及びベース基板内での配線の設計の自由度が低下する場合がある。

また、同種の半導体素子を用いた場合でも、複数の半導体メモリ素子を積層しようとすると、半導体メモリ素子のセレクター用に独立させた配線が必要となり、そのためにさらに別の回路基板が必要となる場合もある。

また、積層すべき回路基板の相互間を半田ボール等により接続する必要があるため、積層体の薄型化の妨げとなってしまうという問題もある。

[0006]

本発明は、このような状況に鑑みてなされたものであり、回路基板及びベース 基板内での配線の設計の自由度を向上し、部品点数を少なくすることができ、積 層体の薄型化を図ることができる半導体装置及びその製造方法並びに電子機器を 提供することができるようにするものである。

(0007)

【課題を解決するための手段】

本発明の半導体装置は、ベース配線パターンを含むベース基板と、前記ベース

基板の上方に配置され、第1の配線パターンを含む第1の回路基板と、前記第1の回路基板に搭載され、前記第1の配線パターンに電気的に接続する第2の電極を含む第1の半導体素子と、前記第1の回路基板の上方に配置され、第2の配線パターンを含む第2の回路基板と、前記第2の回路基板に搭載され、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子と、前記第1の配線パターンに電気的に接続し、前記第1の回路基板から突出して設けられ、前記ベース配線パターンと接合した第1の突起電極と、前記第2の配線パターンに電気的に接続し、前記第2の回路基板から突出して設けられ、前記ベース配線パターンと接合した第2の突起電極と、を備えることを特徴とする。

また、本発明の半導体装置の製造方法は、第1の配線パターンを含む回路基板であって、前記第1の配線パターンに電気的に接続する第1の電極を含む第1の半導体素子が搭載された第1の回路基板を、ベース配線パターンを含むベース配線基板の上方に配置し、前記第1の回路基板と前記ベース基板との間に設けられた第1の突起電極を、前記ベース配線パターンに接合して、前記第1の配線パターンと前記ベース配線パターンとを電気的に接続し、第2の配線パターンを含む回路基板であって、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子が搭載された第2の回路基板を、前記第1の回路基板の上方に配置し、前記第2の回路基板と前記ベース基板との間に設けられた第2の突起電極を、前記ベース配線パターンに接合して、前記第2の配線パターンと前記ベース配線パターンとを電気的に接続することを特徴とする。

本発明の半導体装置及びその製造方法によれば、回路基板及びベース基板内での配線の設計の自由度を向上し、使用する部品点数を少なくすることができ、積層体の薄型化を図ることができる。

本発明の電子機器は、上記半導体装置を備えることを特徴とする。これによれば、電子機器の小型薄型化を図ることができる。

[0008]

【発明の実施の形態】

以下、本発明の実施の形態について説明する。

図1から図7は、本発明の半導体装置の一実施の形態に係る半導体装置を示す

図である。図8はそれらの製造方法を示す図である。

本発明の一の実施の形態に係る半導体装置は、ベース基板10及び少なくとも複数の回路基板20,30を有する。図1に示すように、回路基板30は、回路基板20の上方に位置している。さらに、回路基板30の上方、又は、回路基板20と回路基板30との間に、一又は複数の他の回路基板を備えていてもよい。ベース基板10は、絶縁基材と、絶縁基材の表面に設けられた図示しないベース配線パターンと、を備える、ベース配線パターンは、絶縁基材内にも記けられた図示しないベース配線パターンと、を備える、ベース配線パターンは、絶縁基材内にも記けられ

ス配線パターンと、を備える。ベース配線パターンは、絶縁基材内にも設けられて、多層配線構造をとっていてもよいし、絶縁基材の対向する2つの主面の一方に設けられて片面配線構造をとっていてもよいし、絶縁基材の対向する2つの主面の両面に設けられて両面配線構造をとっていてもよい。ベース基板10上には、半導体素子11が搭載されていてもよい。半導体素子11は、図3に示すような電極17を表面に有する。ベース基板10には、図示しないベース配線パターンに電気的に接続する外部端子12が形成されている。外部端子12は、例えば、ベース基板10の表面から突出する突起電極、リードや導電ピン等であってもよい。ベース配線パターンには、突起電極22と接合する図示しないランド、突起電極32と接合する図示しないランド、突起電極32と接合する図示しないランド、突起電極42と接合する図示しないランドが含まれていてもよい。これら図示しないランドは、各外部端子12と配線によって電気的に接続されている。

[0009]

ベース基板10の上方には、回路基板20が位置している。回路基板20は、 絶縁基材と絶縁基材の表面に設けられた図示しない配線パターンを有する。配線 パターンは、絶縁基材内にも設けられて、多層配線構造をとっていてもよいし、 絶縁基材の対向する2つの主面の一方に設けられて片面配線構造をとっていても よいし、絶縁基材の対向する2つの主面の両面に設けられて両面配線構造をとっていても よいし、絶縁基材の対向する2つの主面の両面に設けられて両面配線構造をとっていてもよい。

回路基板20には、半導体素子21が搭載されている。半導体素子21は、図3に示すような電極23を表面に有する。半導体素子21の電極23は、回路基板20の図示しない配線パターンに電気的に接続している。電極23は、半導体素子21内に設けられた集積回路と電気的に接続しており、半導体素子21の表

面に設けられている。電極23は、電極パッドのみからなるものであってもよいし、電極パッドと電極パッド上に設けられた突起電極を含んでもよい。また、図3に示すように、半導体素子21は、回路基板20の図示しない配線パターンに、フェースダウンボンディング法を用いて電気的に接続していてもよい。ヤボンディング法を用いて電気的に接続していてもよい。

ベース基板10の図示しないベース配線パターンと回路基板20の図示しない配線パターンとは、突起電極22を用いて電気的に接続している。突起電極22は、図示しない配線パターンに電気的に接続し、回路基板20の表面から突出して設けられている。突起電極22は、回路基板20とベース基板10との間に設けられている。突起電極22は、ベース基板10の図示しない配線パターンに接合している。この接合には、異方性導電接着剤や絶縁性接着剤のみを用いた接着剤接合であってもよいし、合金接合や金属間拡散接合等を用いた金属接合であってもよいし、公知の接合技術を用いることができる。

[0010]

回路基板20の上方には、回路基板30が位置している。回路基板30は、図示しない配線パターンを有する。回路基板30には、半導体素子31が搭載されている。半導体素子31は、表面に図示しない電極を有する。半導体素子31の電極は、回路基板30の図示しない配線パターンに電気的に接続している。電極は、半導体素子31内に設けられた集積回路と電気的に接続しており、半導体素子31の表面に設けられている。電極は、電極パッドからなるものであってもよいし、電極パッドと電極パッド上に設けられた突起電極を含んでもよい。図3に示すように、半導体素子31の電極は、回路基板30の図示しない配線パターンに対して、フェースダウンボンディング法を用いて電気的に接続していてもよいし、ワイヤ33によるワイヤボンディング法を用いて電気的に接続していてもよい

ベース基板10の図示しないベース配線パターンと回路基板30の図示しない 配線パターンとは、突起電極32を用いて電気的に接続している。突起電極32 は、回路基板30の表面から突出して設けられ、図示しない配線パターンに電気 的に接続している。突起電極32は、回路基板30とベース基板10との間に設

けられている。突起電極32は、ベース基板10の図示しない配線パターンに接 合している。この接合には、異方性導電接着剤や絶縁性接着剤のみを用いた接着 剤接合であってもよいし、合金接合や金属間拡散接合等を用いた金属接合であっ てもよいし、公知の接合技術を用いることができる。

$[0\ 0\ 1\ 1]$

突起電極32の厚みは、突起電極22の厚みよりも大きい。これにより、回路 基板30を回路基板20の上方に位置させることができる。突起電極22.32 は、導電部材からなる。導電部材は、複数の導電膜が積層した構造を含むもので あってもよい。導電部材は、金属、金属化合物、合金、導電ペースト、半田等の ろう材又はこれらの組み合わせであってもよい。突起電極22,32は、ボール 状に設けられたものであってもよいし、側面が平面になるように設けられていて もよい。

回路基板30の上方に、さらに、一又は複数の回路基板(例えば、回路基板4 0)が位置していてもよい。また、図4や図6に示すように、回路基板20と回 路基板30との間に、一又は複数の回路基板(例えば、回路基板40)が位置し ていてもよい。回路基板40を用いて説明すると、図示しない配線パターンを有 する回路基板40に、図示しない電極を有する半導体素子41が搭載され、半導 体素子41の電極は、図示しない配線パターンに電気的に接続している。突起電 極42は、図示しない配線パターンに電気的に接続している。ベース基板10の 図示しないベース配線パターンと回路基板40の図示しない配線パターンとは、 回路基板40の表面から突出する突起電極42を用いて、電気的に接続している 。突起電極42は、図1や図4に示すように、ベース基板10の図示しない配線 パターンに接合して、電気的に接続していてもよい。接合には、異方性導電接着 剤や絶縁性接着剤のみを用いた接着剤接合であってもよいし、合金接合や金属間 拡散接合等を用いた金属接合であってもよいし、公知の接合技術を用いることが できる。また、図6や図7に示すように、他の回路基板、例えば回路基板20, 30の図示しない配線パターンに接合して、図示しない配線パターンを介してべ ース基板10の図示しない配線パターンに電気的に接続していてもよい。図5に 示すように、ベース基板10の両面に、回路基板が配置されていてもよい。図5

8/

には、ベース基板 1 0 の一方の面の上方に回路基板 2 0, 3 0 が配置されており、他方の面の上方に回路基板 5 0, 6 0 が配置している。

[0012]

ベース基板10及び回路基板20,30,40は、それぞれ、リジット基板でもよいし、フレキシブル基板であってもよい。リジッド基板である場合、絶縁基材がガラスエポキシ材料からなるものであってもよい。フレキシブル基板である場合、絶縁基材がポリイミド材料やポリエチレンテレフタレート材料からなるものであってもよい。また、ベース基板10及び回路基板20,30,40には、異種の半導体素子が搭載されていてもよいし、同種の半導体素子が搭載されていてもよい。異種の半導体素子とは、半導体素子表面に設けられた電極の配置が異なる半導体素子のことをいう。また、同種の半導体素子とは、半導体素子表面に設けられた電極の配置が同じ半導体素子のことをいう。

半導体素子11,21,31,41にはそれぞれ、ベース基板10,回路基板 20、30、40の下面に搭載されていてもよいし、上面に搭載されていてもよ い。ベース基板10,回路基板20,30,40の少なくともいずれか一つに、 複数の半導体素子が搭載される場合には、両面に半導体素子が搭載されていても よい。本実施の形態では、ベース基板10と回路基板20,30,40に半導体 素子が一つずつ搭載された場合について説明したが、この例に限らず、図2に示 す半導体素子11a,11bのように、ベース基板10及び回路基板20,30 ,40の少なくともいずれかに、半導体素子を複数積層して搭載してもよい。こ の場合、検査により不良が生じた場合のリペア性がよくなり、製造コストを削減 することができる。図2に示す半導体素子11aのように、下層の半導体素子は ベース基板10、回路基板20,30,40の少なくともいずれかにフェースダ ウンボンディング法によって接続されていてもよい。この場合、半導体素子11 bのように、下層の半導体素子の図示しない電極が形成された表面の裏面に固着 された上層の半導体素子は、図示しない配線パターンの少なくともいずれかとワ イヤ15によるワイヤボンディング法によって接続されていてもよい。また、図 4に示す半導体素子31a,31bのように、ベース基板10及び回路基板20 ,30,40の少なくともいずれか一つに、複数の半導体素子を搭載してもよい 。この場合、半導体素子の高密度実装を実現することができ、半導体装置の厚みを抑えることができる。半導体素子11,21,31,41は、図3に示すように、樹脂18,24で封止されていてもよい。

$[0\ 0\ 1\ 3]$

次に、このような構成の半導体装置の製造方法について説明する。

まず、半導体素子21が搭載された回路基板20と、半導体素子31が搭載された回路基板30と、を用意する。半導体素子21は、回路基板20の図示しない配線パターンに電気的に接続する図示しない電極を含む。半導体素子31は、回路基板30の図示しない配線パターンに電気的に接続する図示しない電極を含む。さらに、ベース基板10の上方に他の回路基板を搭載する場合、例えば、回路基板40を搭載する場合には、回路基板40の図示しない配線パターンに電気的に接続する図示しない電極を有する半導体素子41が搭載された回路基板40を用意する。

半導体素子21が搭載された回路基板20は、半導体素子21の表面に設けられた図示しない電極と、回路基板20の図示しない配線パターンを電気的に接続することにより用意される。この際、半導体素子21と回路基板20とは、半導体素子21の図示しない電極が設けられた表面を回路基板20の表面と対向させて、フェースダウンボンディング法を用いて、図示しない電極と図示しない配線パターンとを電気的に接続してもよいし、図示しない電極が設けられた表面の裏面を回路基板20の表面と対向させて、ワイヤボンディング法を用いて図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとは、異方性導電接着剤、導電接着剤、絶縁性接着剤等によって接着剤接合されていてもよいし、共晶合金を形成したり金属間拡散を用いることによって金属接合されていてもよいし、ワイヤボンディングされていてもよい。図示しない配線パターンに電気的に接続された半導体素子21は、樹脂18、24によって封止されてもよい。

$[0\ 0\ 1\ 4]$

半導体素子21が搭載された回路基板20と同様に、回路基板30の図示しない配線パターンに電気的に接続する図示しない電極を有する半導体素子31が搭

載された回路基板20は、半導体素子31の図示しない電極と、回路基板30の図示しない配線パターンを電気的に接続することにより用意される。半導体素子31と回路基板30とは、図示しない電極が設けられた表面を回路基板30の表面と対向させて、フェースダウンボンディング法を用いて、図示しない電極と図示しない配線パターンとを電気的に接続してもよいし、図示しない電極が設けられた表面の裏面を回路基板30の表面と対向させて、ワイヤ33によるワイヤボンディング法を用いて図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとは、異方性導電接着剤、導電接着剤、絶縁性接着剤等によって接着剤接合されていてもよいし、共晶合金を形成したり金属間拡散を用いることによって金属接合されていてもよいし、ワイヤボンディングされていてもよい。図示しない配線パターンに電気的に接続された半導体素子31は、樹脂によって封止されてもよい。

回路基板20の半導体素子21が搭載される面、又は、その裏面に、回路基板20の表面から突出する突起電極22を設ける。突起電極22は、半導体素子21を回路基板20に搭載する前に設けてもよいし、半導体素子21を回路基板20に搭載した後に設けてもよい。また、回路基板30の半導体素子31が搭載される面、又は、その裏面に、回路基板30の表面から突出する突起電極32を設ける。突起電極32は、半導体素子31を回路基板30に搭載した後に設けてもよい。

[0015]

突起電極22は、図示しない配線パターンと電気的に接続して設けられる。突起電極32は、図示しない配線パターンと電気的に接続して設けられる。突起電極22及び32の少なくともいずれか一方は、例えば、図示しない配線パターンに電気的に接続するように半田ボールを搭載し、加熱することによって、突起電極22を形成してもよい。また、半田ボールを用いる方法に限らず、メッキ法を用いて、メッキ金属を析出し、突起電極22及び32の少なくともいずれか一方を形成してもよい。

さらに、他の回路基板、例えば、回路基板40を有する場合は、半導体素子2 1と回路基板20との電気的接続と同様に、半導体素子41の図示しない電極と



、回路基板40の図示しない配線パターンを電気的に接続し、回路基板40に突起電極42を設ける。

$[0\ 0\ 1\ 6]$


次に、図8(a)に示すように、半導体素子21が搭載された回路基板20をベース基板10の上方に配置し、ベース基板10の図示しない配線パターンと突起電極22とを電気的に接続する。図示しない配線パターンと突起電極22とは、半田接合、共晶接合や金属間拡散による接合等の金属接合を用いて接合されてもよいし、異方性導電接着剤、絶縁性接着剤や導電接着剤を用いた接着剤接合を用いて接合されてもよい

次に、図8(b)に示すように、少なくとも回路基板20が、回路基板30の 突起電極32の形成領域の下方を避けて位置するように、回路基板30とベース 基板10とを位置合わせをする。この際、回路基板30を矢印方向に移動しても よいし、ベース基板10を矢印方向に移動して位置合わせしてもよい。例えば、 回路基板30の外周に沿って突起電極32が形成されている場合、突起電極32 の形成領域に囲まれた領域の下方に回路基板20が位置するように位置合わせを 行う。

図8 (c)に示すように、半導体素子31が搭載された回路基板30を回路基板20の上方に配置し、ベース基板10の図示しない配線パターンと突起電極32とを接合して、図示しない配線パターンと突起電極32とを電気的に接続する。図示しない配線パターンと突起電極32とは、半田接合、共晶接合や金属間拡散による接合等の金属接合を用いて接合されてもよいし、異方性導電接着剤、絶縁性接着剤や導電接着剤を用いた接着剤接合を用いて接合されてもよい。

[0017]

さらに、回路基板30の上方に他の回路基板、例えば、回路基板40を有する場合には、半導体素子41が搭載された回路基板40を回路基板30の上方に搭載し、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続する。この際、図1に示すように、ベース基板10の図示しない配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起



また、回路基板20と回路基板30との間に他の回路基板、例えば回路基板40を有する場合は、回路基板20の突起電極22と図示しない配線パターンとの接合工程の後であって、回路基板30の突起電極32と図示しない配線パターンとの接合工程の前に、半導体素子41が搭載された回路基板40を回路基板20の上方に搭載し、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続する。この際、例えば図4に示すように、ベース基板10の図示しない配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続してもよい。また、回路基板40よりも下方に位置する回路基板の配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続してもよい。例えば、図6に示すように、回路基板20の図示しない配線パターンと突起電極42とを接合してもよい。

[0018]

突起電極42といずれかの配線パターンとは、半田接合、共晶接合や金属間拡 散による接合等の金属接合を用いて接合されてもよいし、異方性導電接着剤、絶 縁性接着剤や導電接着剤を用いた接着剤接合を用いて接合されてもよい。

突起電極22,32,42といずれかのベース基板又は回路基板の配線パターンとの接合において、加熱や光照射等のエネルギーを接合部に加える工程が必要な場合には、ベース基板10の上方に各回路基板を載置する工程後に、都度、接合部にエネルギーを加える工程を入れてもよいし、ベース基板10の上方に複数の回路基板を載置した後に、一括してエネルギーを接合部に加えてもよい。

[0019]

本実施の形態に係る説明は、ベース基板10の上方に配置される各回路基板20,30,40に各突起電極22,32,42が設けられて、ベース基板10に



実装される形態について説明したが、これに限定されるものではなく、あらかじめ、ベース基板 10 の図示しないベース配線に各突起電極 22, 32, 42 が接合されていて、各突起電極 22, 32, 42 にそれぞれの各回路基板 20, 30, 40 が位置合わせされ、各突起電極 22, 32, 42 上に各回路基板 20, 30, 40 を載置して、各突起電極 22, 32, 42 と図示しない各配線パターンとが電気的に接続されてもよい。

また、本実施の形態による半導体装置を、携帯電話やディジタルカメラ等の電子機器に搭載することで、電子機器の小型薄型化を図ることができる。

[0020]

【発明の効果】

以上の如く本発明に係る半導体装置及びその製造方法並びに電子機器によれば、ベース配線パターンを含むベース基板と、ベース基板の上方に配置され、第1の配線パターンを含む第1の回路基板と、第1の回路基板に搭載され、第1の配線パターンに電気的に接続する第2の電極を含む第1の半導体素子と、第1の回路基板の上方に配置され、第2の配線パターンを含む第2の回路基板と、第2の回路基板に搭載され、第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子と、第1の配線パターンに電気的に接続し、第1の回路基板から突出して設けられ、ベース配線パターンと接合した第1の突起電極と、第2の配線パターンに電気的に接続し、第2の回路基板から突出して設けられ、ベース配線パターンと接合した第2の突起電極と、を備えるので、各回路配線基板内部での配線の引き回しを容易とし、回路基板等の部品点数を少なくすることができるとともに、積層体の薄型化を図ることができる。

【図面の簡単な説明】

【図1】

本発明の半導体装置の一実施の形態を示す図である。

【図2】

本発明の半導体装置の一実施の形態を示す図である。

【図3】

本発明の半導体装置の一実施の形態を示す図である。

【図4】

本発明の半導体装置の一実施の形態を示す図である。

【図5】

本発明の半導体装置の一実施の形態を示す図である。

【図6】

本発明の半導体装置の一実施の形態を示す図である。

【図7】

本発明の半導体装置の一実施の形態を示す図である。

【図8】

本発明の半導体装置の製造方法の一実施の形態を示す図である。


【符号の説明】

- 10 ベース基板
- 20,30,40,50,60 回路基板
- 11, 11a, 11b, 21, 31, 31a, 31b, 41, 51, 61 半導体素子
 - 22, 32, 42, 52 突起電極
 - 12,62 外部端子


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】





【図7】




【図8】

(a)







【書類名】 要約書

【要約】

【課題】 回路基板及びベース基板内での配線の設計の自由度を向上し、部品点数を少なくすることができ、積層体の薄型化を図ることができるようにする。

【解決手段】 ベース基板10の図示しない配線パターンに、半導体素子21を有する回路基板20の突起電極22と、半導体素子31を有する回路基板30の突起電極32と、半導体素子34を有する回路基板40の突起電極42とを電気的に接続するようにする。半導体素子21、31、41には、回路基板20、30、40の図示しない配線パターンに電気的に接続する電極を儲けるようにする

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-340879

受付番号

5 0 2 0 1 7 7 5 5 0 9

書類名

特許願

担当官

第五担当上席

0 0 9 4

作成日

平成14年11月26日

<認定情報・付加情報>

【提出日】

平成14年11月25日

特願2002-340879 出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

住 所 氏 名 1990年 8月20日 新規登録 東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社